# Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/004337

International filing date: 11 March 2005 (11.03.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-070380

Filing date: 12 March 2004 (12.03.2004)

Date of receipt at the International Bureau: 28 April 2005 (28.04.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application: 2004年 3月12日

出 願 番 号

 Application Number:
 特願2004-070380

バリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願 番号

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is JP2004-070380

出 願 人

ローム株式会社

Applicant(s):

2005年 4月13日

特許庁長官 Commissioner, Japan Patent Office





【書類名】 特許願 【整理番号】 0.3 - 0.0485【提出日】 平成16年 3月12日 【あて先】 特許庁長官 【国際特許分類】 H01L 27/04 H01L 21/60 【発明者】 【住所又は居所】 京都市右京区西院溝崎町21番地 ローム株式会社内 【氏名】 加藤 T. 【発明者】 京都市右京区西院溝崎町21番地 ローム株式会社内 【住所又は居所】 【氏名】 英夫 【特許出願人】 【識別番号】 0 0 0 1 1 6 0 2 4 【氏名又は名称】 ローム株式会社 【代理人】 【識別番号】 100121337 【弁理士】 【氏名又は名称】 藤河 恒生 【電話番号】 077-547-3453 【手数料の表示】 【予納台帳番号】 2 1 2 1 2 0 【納付金額】 21,000円 【提出物件の目録】 【物件名】 特許請求の範囲 【物件名】 明細書 【物件名】 図面 1 【物件名】 要約書 ]

【包括委任状番号】 0202210

【書類名】特許請求の範囲

# 【請求項1】

複数の電源系として少なくとも第1と第2の電源系を有し、第1と第2の電源系はそれぞれ電源端子、グランド端子、及び信号の入出力を行う少なくとも1つの信号端子と、これら各端子にボンディングワイヤによって接続される電源ボンディングパッド、グランドボンディングパッド、及び信号ボンディングパッドと、これら各ボンディングバッドに接続されると共に信号ボンディングパッドとの間で信号を入力又は出力する入出力回路を有する半導体装置であって、

第1と第2の電源系は、電源端子又はグランド端子の少なくとも一方にボンディングワイヤによって接続されるとともに、異なる電源系間で互いに接続されるそれぞれのESD保護ボンディングバッドと、

各電源系の信号ボンディングパッドとESD保護ボンディングパッドに接続されるそれぞれの信号用ESD保護素子部と、

少なくとも一端を少なくともいずれかのESD保護ボンディングパッドに接続される電源用ESD保護素子部と、

を備えてなることを特徴とする半導体装置。

【書類名】明細書

【発明の名称】半導体装置

【技術分野】

 $[0\ 0\ 0\ 1]$ 

本発明は、複数の電源系を有する半導体装置に関する。

# 【背景技術】

[0002]

従来から、複数の電源系を有する半導体装置、すなわち電源端子とグランド端子の対が複数有ってそれぞれの対の間に半導体素子が設けられている半導体装置は、信号端子に印加された静電気がいずれかの電源端子やグランド端子を経由して放電しても、その静電気放電(ESD)によって破壊されないように、全ての電源端子及びグランド端子を基準としたESD対策が取られてきた(例えば特許文献 1)。

[0003]

図4は、デジタル用電源系とアナログ用電源系の2個の電源系を有した従来の半導体装置における各端子の接続状態を示す部分回路図である。この半導体装置101は、例えば5 Vのデジタル用電源系に、電源(V C C 1)端子110、グランド(G N D 1)端子112、及び信号の入出力を行う少なくとも1つの信号(S I G 1)端子111と、同じく5 Vのアナログ用電源系に、電源(V C C 2)端子113、グランド(G N D 2)端子115、及び信号の入出力を行う少なくとも1つの信号(S I G 2)端子114と、を有している。それら各端子は、ボンディングワイヤ120乃至125によってそれぞれV C C 1 ボンディングバッド130、G N D 1 ボンディングバッド132、S I G 1 ボンディングバッド131、V C C 2 ボンディングバッド133、G N D 2 ボンディングバッド135、S I G 2 ボンディングバッド134に接続されている。なお、各ボンディングバッドは、以後、ボンディングを省略して呼称する。

 $[0\ 0\ 0\ 4\ ]$ 

VCC1バッド130及びGND1バッド132は、半導体基板上に形成されたVCC1配線150及びGND1配線152にそれぞれ接続される。VCC1配線150及びGND1配線152は、デジタル用電源系の少なくとも1つの入出力回路143及び内部回路145の素子に接続されると共に後述のように信号用ESD保護素子部141に接続される。入出力回路143はSIG1バッド131との間で信号を入力又は出力し、内部回路145は入出力回路143から入力した信号に応じて信号処理を行い入出力回路143に信号を出力する。なお、図4における入出力回路143(及び後述の入出力回路144)では入力素子の図示は省略している。

 $[0\ 0\ 0\ 5]$ 

前述した信号用ESD保護素子部141は、入出力回路143のESDによる破壊を防止するものであり、VCC1端子110を基準にSIG1端子111に印加された静電気をVCC1端子110に逃がすためのVCC1側の保護素子と、GND1端子112を基準にSIG1端子111に印加された静電気をGND1端子112に逃がすためのGND1側の保護素子と、から構成される。これらの保護素子は、具体的には図4に示すようなダイオード、又はフィールドトランジスタ(メタル配線をゲートとしたしきい値の高いMOSトランジスタ)などが用いられる。こうして、SIG1端子111についてVCC1端子110及びGND1端子112を基準としたESD対策が取られる。他の電源系のVCC2端子113及びGND2端子115を基準としたESD対策については後述する。

 $[0\ 0\ 0\ 6\ ]$ 

また、VCC2バッド133及びGND2バッド135も、半導体基板上に形成された VCC2配線153及びGND2配線155にそれぞれ接続される。VCC2配線153 及びGND2配線155は、アナログ用電源系の少なくとも1つの入出力回路144及び 内部回路146の素子に接続されると共に次のように信号用ESD保護素子部142に接 続される。入出力回路144はSIG2バッド134との間で信号を入力又は出力し、内 部回路146は入出力回路144から入力した信号に応じて信号処理を行い入出力回路1 44に信号を出力する。信号用ESD保護素子部142も、入出力回路144のESDによる破壊を防止するものであり、その構成や機能は前述の信号用ESD保護素子部141と実質的に同じである。

 $[0\ 0\ 0\ 7\ ]$ 

電源用ESD保護素子部140は、いずれの電源端子間又はグランド端子間に静電気が印加された場合でも、入出力回路143、144又は内部回路145、146の素子のESDによる破壊を防止するものであり、VCC1端子110-GND1端子112間の保護素子(1個のダイオード)と、VCC2端子113-GND1端子112間の保護素子(1個のダイオード)と、VCC2端子113-GND2端子115間の保護素子(1個のダイオード)と、OCC2端子113間の保護素子(2個のダイオード)と、VCC1端子110-VCC2端子113間の保護素子(2個のダイオード)と、VCC1端子110-GND2端子115間の保護素子(1個のダイオード)と、から構成される。GND2端子115一GND1端子112間の保護素子とVCC1端子110-VCC2端子113間の保護素子とがそれぞれ2個の互いに逆方向のダイオードから構成されるのは、それらが同電位であり、ESDに対して強いからである。その他の保護素子(例えばVCC1端子110-GND1端子112間の保護素子など)は、保護素子の面積を更に大きくするなどしてESD対策を取っている。

[0008]

次に、SIG1端子111について他の電源系のVCC2端子113及びGND2端子115を基準としたESDによる破壊防止の動作について説明する。VCC2端子113を基準にSIG1端子111に印加された静電気は、信号用ESD保護素子部141を構成するVCC1側の保護素子、VCC1配線150、電源用ESD保護素子部140を構成するVCC1端子110-VCC2端子113間の保護素子、VCC2配線153を通ってVCC2端子113に逃げる。GND2端子115を基準にSIG1端子111に印加された静電気も、同様にして、信号用ESD保護素子部141を構成するGND1側の保護素子、GND1配線152、電源用ESD保護素子部140を構成するGND2端子115-GND1端子112間の保護素子、GND2配線155を通ってGND2端子115に逃げる。また、SIG2端子114について他の電源系のVCC1端子110及びGND1端子112を基準としたESDに対しても、同様にして、信号用ESD保護素子部140を介して破壊防止が実現される。

[0009]

このように、複数の電源系を有する半導体装置において、いずれかの電源系の信号端子について他の電源系の電源端子やグランド端子を基準としたESD対策は、信号用ESD保護素子部及び電源用ESD保護素子部を介して破壊防止が実現される。なお、上記の半導体装置101は、複数の電源系として、デジタル用電源系とアナログ用電源系の2個の電源系を有する半導体装置であるが、それに限らず、例えば5V電源系と3V電源系のように、電源電圧が異なる複数の電源系を有する半導体装置においても、電源用ESD保護素子部140を設けることで、他の電源系の電源端子やグランド端子を基準としたESDによる破壊防止を実現することができる。ただし、例えばVCC1端子110が5VでVCC2端子113が3Vとすると、電源用ESD保護素子部140におけるVCC1端子110一VCC2端子113間の保護素子は通常動作で逆バイアスとなる1個のダイオード(又はフィールドトランジスタなど)から構成される。

 $[0\ 0\ 1\ 0\ ]$ 

【特許文献1】特開平8-148650号公報

【発明の開示】

【発明が解決しようとする課題】

しかし、複数の電源系を有する半導体装置における電源用ESD保護素子部は、半導体装置101の電源用ESD保護素子部140のように、多くの電源端子間やグランド端子間の保護素子から構成され、それらの保護素子はそれぞれが大きな面積を占有するもので

ある。従って、半導体装置は、電源用ESD保護素子部を内部回路や入出力回路の素子が配置されてない空きスペースに配置するだけでは足りず、内部回路や入出力回路のスペースの他に電源用ESD保護素子部のためのスペースを確保しなければならないので、チップサイズの増大の要因となっている。

# $[0\ 0\ 1\ 2]$

本発明は、以上の事由に鑑みてなされたもので、その目的とするところは、複数の電源系を有する半導体装置において、いずれかの電源系の信号端子について他の電源系の電源端子やグランド端子を基準としたESDによる破壊防止を実現しつつ、それによるチップサイズの増大を抑制できる半導体装置を提供することにある。

# 【課題を解決するための手段】

# $[0\ 0\ 1\ 3]$

上記の課題を解決するために、請求項1に係る半導体装置は、複数の電源系として少なくとも第1と第2の電源系を有し、第1と第2の電源系はそれぞれ電源端子、グランド端子、及び信号の入出力を行う少なくとも1つの信号端子と、これら各端子にボンディングワイヤによって接続される電源ボンディングバッド、グランドボンディングバッド、及び信号ボンディングバッドと、これら各ボンディングバッドに接続されると共に信号ボンディングバッドとの間で信号を入力又は出力する入出力回路を有する半導体装置であって、第1と第2の電源系は、電源端子又はグランド端子の少なくとも一方にボンディングワイヤによって接続されるとともに、異なる電源系間で互いに接続されるそれぞれのESD保護ボンディングバッドとESD保護ボンディングバッドに接続されるそれぞれの信号用ESD保護素子部と、少なくとも一端を少なくともいずれかのESD保護ボンディングバッドに接続される電源用ESD保護素子部と、を備えてなることを特徴とする。

# 【発明の効果】

# $[0\ 0\ 1\ 4]$

本発明の半導体装置は、複数の電源系を有する半導体装置のそれぞれの電源系において、電源ボンディングパッド又はグランドボンディングパッドの他に互いに接続されるそれぞれのESD保護ボンディングパッドを設け、それを介して信号端子に印加された静電気を逃がすので、1つの電源系の信号端子について他の電源系の電源端子やグランド端子を基準としたESD破壊対策を実現しつつ、それによるチップサイズの増大を抑制することが可能になる。

### 【発明を実施するための最良の形態】

### $[0\ 0\ 1\ 5]$

以下、本発明の最良の実施形態を図面を参照しながら説明する。図1は本発明の実施形 態である半導体装置において各端子の接続状態を示す部分回路図である。この半導体装置 1は、複数の電源系として5Ⅴのデジタル用電源系(第1の電源系)と5Ⅴのアナログ用 電源系(第2の電源系)の2個の電源系を有している。第1の電源系は、電源(VCC1 )端子10、グランド(GND1)端子12、及び信号の入出力を行う少なくとも1つの 信号(SIG1)端子11を有する。第2の電源系は、電源(VCC2)端子13、グラ ンド ( GND2) 端子15、及び信号の入出力を行う少なくとも1つの信号 ( SIG2) 端子14と、を有する。それら各端子は、ボンディングワイヤ20乃至25によってそれ ぞれVCC1ボンディングパッド30、GND1ボンディングパッド32、SIG1ボン ディングバッド31、VCC2ボンディングバッド33、GND2ボンディングバッド3 5、SIG2ボンディングパッド34に接続されている。そして、第1及び第2の電源系 は、VCC1ボンディングパッド30、GND1ボンディングパッド32、VCC2ボン ディングバッド33、GND2ボンディングバッド35に近接してVCC1ESD保護ボ ン ディン グバッド 3 6 、 GND1ESD保護 ボン ディン グパッド 3 7 、VCC2ESD保 護ボンディングバッド38、GND2ESD保護ボンディングバッド39を設けている。 これら各ESD保護ボンディングパッド36、37、38、39は、ボンディングワイヤ 26乃至29によってVCC1端子10、GND1端子12、VCC2端子13、GND

2端子15に接続されるとともに、異なる電源系間で互いに接続されている。すなわち、異なる電源系間で互いに接続とは、VCC1ESD保護ボンディングバッド36とVCC2ESD保護ボンディングバッド38、GND1ESD保護ボンディングバッド37とGND2ESD保護ボンディングバッド39、と接続されることをいう。なお、各ボンディングバッド及び各ESD保護ボンディングパッドは、以後、ボンディングを省略して呼称する。

# $[0\ 0\ 1\ 6]$

VCC1バッド30及びGND1バッド32は、半導体基板上に形成されたVCC1配線50及びGND1配線52にそれぞれ接続される。VCC1配線50及びGND1配線52は、第1の電源系の少なくとも1つの入出力回路43及び内部回路45の素子に接続される。入出力回路43はSIG1バッド31との間で信号を入力又は出力し、内部回路45は入出力回路43から入力した信号に応じて信号処理を行い入出力回路43に信号を出力する。なお、図1(及び後述の図3)における入出力回路43(及び後述の入出力回路44)では入力素子の図示は省略している。

# $[0\ 0\ 1\ 7]$

ここで重要なことは、入出力回路43のESDによる破壊防止のための信号用ESD保護素子部41aは、VCC1ESD保護配線56によりSIG1バッド31とVCC1ESD保護バッド36間に、GND1ESD保護配線57によりSIG1バッド31とGND1ESD保護バッド37間に接続されることである。この信号用ESD保護素子部41aは、VCC1端子10を基準にSIG1端子11に印加された静電気をVCC1ESD保護配線56からVCC1ESD保護バッド36を通ってVCC1端子10に逃がすためのVCC1側の保護素子と、GND1端子12を基準にSIG1端子11に印加された静電気をGND1ESD保護配線57からGND1ESD保護バッド37を通ってGND1端子12に逃がすためのGND1側の保護素子と、から構成される。これら保護素子は、具体的にはダイオードやフィールドトランジスタ(メタル配線をゲートとしたしきい値の高いMOSトランジスタ)などが用いる。

# [0018]

また、VCC2バッド 33 及び GND2 バッド 35 は、半導体基板上に形成された VCC2 配線 53 及び GND2 配線 55 にそれぞれ接続される。 VCC2 配線 53 及び GND2 配線 55 にそれぞれ接続される。 VCC2 配線 53 及び GND2 配線 55 に、第2の電源系の少なくとも 1 つの入出力回路 44 及び内部回路 46 に接続される。この入出力回路 44 も、前述した入出力回路 44 から入力した信号に接続される。この入出力回路 44 に信号を出力する。そして、入出力回路 44 の 10 に 10

### $[0\ 0\ 1\ 9\ ]$

半導体装置1の電源用ESD保護素子部40aは、VCC1ESD保護バッド36とGND1ESD保護バッド37間に、具体的にはVCC1ESD保護配線56とGND1ESD保護配線57間に接続される保護素子(1個のダイオード)から構成される。この電源用ESD保護素子部40aは、VCC1端子10-GND1端子12間に静電気が印加された場合に、入出力回路43又は内部回路45の素子が破壊されないよう静電気を逃がすためのものである。また、前述したように、ESD保護ボンディングパッド36、37、38、39は、異なる電源系間で互いに接続されているので、具体的には、VCC1E

SD保護配線56及びGND1ESD保護配線57は、それぞれVCC2ESD保護配線58及びGND2ESD保護配線59に半導体基板上で互いに接続されているので、VCC2端子13-GND2端子15間に静電気が印加された場合も、VCC2ESD保護配線58及びGND2ESD保護配線59を介し、電源用ESD保護素子部40a、すなわち、VCC1ESD保護配線56とGND1ESD保護配線57間に接続された保護素子を通して静電気が逃げる。また、それ以外の組み合わせの電源(グランドを含む)端子間に静電気が印加された場合も同様である。

### [0020]

次に、1つの電源系の信号端子について他の電源系の電源端子やグランド端子を基準としたESDによる破壊防止が実現される動作を説明する。VCC2端子13を基準にSIG1端子11に印加された静電気は、信号用ESD保護素子部41aを構成するVCC1側の保護素子からVCC1ESD保護配線56、VCC2ESD保護配線58、VCC2ESD保護バッド38、ボンディングワイヤ28を通ってVCC2端子13に逃げる。GND2端子15を基準にSIG1端子11に印加された静電気も、同様にして、信号用ESD保護素子部41aを構成するGND1側の保護素子からGND1ESD保護配線57、GND2ESD保護配線59、GND2ESD保護バッド39、ボンディングワイヤ29を通ってGND2端子115に逃げる。このように、SIG1端子11について他の電源系の電源端子やグランド端子を基準としたESDによる破壊防止を実現することができるのである。また、SIG2端子14について他の電源系の電源端子やグランド端子、すなわちVCC1端子10及びGND1端子12を基準としたESDによる破壊防止も、同様にして実現することができる。

# $[0\ 0\ 2\ 1\ ]$

図2は半導体装置1全体を表したレイアウト図である。リード端子である各端子10乃至15は、その内側であるインナーリード部がボンディングワイヤ20乃至29によって各バッド30乃至39に接続されている。信号端子であるSIG1端子11及びSIG2端子14はそれぞれ複数設けられ、その各々にボンディングワイヤ21又は24、SIG1バッド31又はSIG2バッド34、信号用ESD保護素子部41a又は42a、入出力回路43又は44が設けられている。なお、図2において、SIG1バッド31又はSIG2バッド34、信号用ESD保護素子部41a又は42aなどについて符号は省略している。GND1ESD保護配線57又はGND2ESD保護配線59は各バッド30乃至39を囲んで外側に、VCC1ESD保護配線56又はVCC2配線53はVCC1ESD保護配線56又はVCC2配線53は44を囲んで外側に、GND1配線52又はGND2配線55は入出力回路43又は44を囲んで外側に、GND1配線52又はGND2配線5方は入出力回路43又は44を囲んで外側に、GND1配線52又はGND2配線55は入出力回路43又は44を囲んで外側に、GND1配線52又はGND2配線55は入出力回路43又は44を開に、それぞれ設けられている。また、電源用ESD保護素子部40aを構成する保護よりにで配置されている。

### [0022]

### [0023]

なお、第1の電源系、すなわち、デジタル用電源系の素子に起因して電源配線に重畳した電源ノイズが伝達される経路、すなわちVCC1バッド30、ボンディングワイヤ20、VCC1端子10、ボンディングワイヤ26、VCC1ESD保護パッド36、VCC1ESD保護配線56、VCC2ESD保護配線58、VCC2ESD保護バッド38、ボンディングワイヤ28、VCC2バッド

33の経路で、デジタル用電源系のVCC1配線50から第2の電源系、すなわち、アナログ用電源系のVCC2配線53に電源ノイズが伝達される可能性も想定されるが、電源ノイズは、その経路中の複数のボンディングワイヤのインピーダンスが高いために減衰され、かつそれに比べてインピーダンスが低いVCC1端子10及びVCC2端子13を介して外部電源で吸収されるため、極めて微小となり、問題とはならない。グランド配線に重畳した電源ノイズについても同様である。

# [0024]

次に、本発明の別の実施形態である半導体装置について図3に基づいて説明する。この 半導体装置2は、複数の電源系として電源電圧が異なる複数の電源系、すなわち、5Vの 第1の電源系と3Vの第2の電源系を有する。この半導体装置2のVCC1端子10はV CC1パッド30にのみ接続されており、前述の半導体装置1におけるVCC1ESD保 護バッド36は存在せず、従ってVCC1ESD保護配線56も存在しない。同じく、V CC2端子13はVCC2バッド33にのみ接続されており、半導体装置1におけるVC C2ESD保護バッド38は存在せず、従ってVCC2ESD保護配線58も存在しない 。そのため、GND1ESD保護パッド37とGND2ESD保護パッド39のみ、GN D1ESD保護配線57とGND2ESD保護配線59とを介して半導体基板上で互いに 接続される。そして、半導体装置1における信号用ESD保護素子部41a及び42aに 替え、VCC1側の保護素子、VCC2側の保護素子がVCC1配線50、VCC2配線 53に接続され、GND1側の保護素子、GND2側の保護素子がGND1ESD保護バ ッド37及びGND2ESD保護パッド39に接続された信号用ESD保護素子部41b 及び42bを備える。また、電源用ESD保護素子部40aに替え、VCC1バッド30 - GND1ESD保護バッド37間の保護素子(1個のダイオード)と、VCC2バッド 3 3 - G N D 1 E S D 保護バッド 3 7 間の保護素子( 1 個のダイオード)と、 V C C 1 バ ッド30-VCC2バッド33間の保護素子(1個のダイオード)と、を有する電源用E SD保護素子部40bを備える。

# [0025]

この半導体装置2では、1つの電源系の信号端子について他の電源系のグランド端子を基準とした場合、すなわちGND2端子15を基準にSIG1端子11に静電気が印加された場合、GND1端子12を基準にSIG2端子14に静電気が印加された場合のESDによる破壊防止は半導体装置1と同様にして実現される。そして、1つの電源系の信号端子について他の電源系の電源端子を基準とした場合、すなわちVCC2端子13を基準にSIG1端子11に静電気が印加された場合、VCC1端子10を基準にSIG2端子14に静電気が印加された場合のESDによる破壊防止は前述の従来の半導体装置と同様にして実現される。

### [0026]

半導体装置2の電源用ESD保護素子部40bは、半導体装置1の電源用ESD保護素子部40aに比べて構成要素である保護素子の数が多いが、従来の電源用ESD保護素子部に比べて保護素子の数を削減することができ、それによりチップサイズの増大を抑制することが可能となる。

# [0027]

以上、2つの実施形態から明らかなように、本発明は、各電源系に、電源端子(VCC1端子10、VCC2端子13)又はグランド端子(GND1端子12、GND2端子15)の少なくとも一方に、ボンディングワイヤによって接続されるとともに、異なる電源系間で互いに接続されるESD保護ボンディングパッド(VCC1ESD保護バッド36、GND1ESD保護バッド37、VCC2ESD保護バッド38、GND2ESD保護バッド39の全部又は一部)を設け、各電源系の信号用ESD保護素子部及び電源用ESD保護素子部の少なくとも一端をESD保護ボンディングバッドに接続することが要点である。なお、以上の実施形態では複数の電源系を有する半導体装置として2個の電源系を有する半導体装置を説明したが、3個以上の電源系を有する半導体装置の電源系の全部又は一部にも本発明を適用することができるのは勿論である。


# 【図面の簡単な説明】

- [0028]
  - 【図1】本発明の実施形態に係る半導体装置における部分回路図。
  - 【図2】同上のレイアウト図。
  - 【図3】本発明の別の実施形態に係る半導体装置における部分回路図。
  - 【図4】背景技術の実施形態に係る半導体装置における部分回路図。


# 【符号の説明】


- [0029]
  - 1 第1実施形態の半導体装置
  - 2 第2実施形態の半導体装置
  - 10 VCC1端子(第1の電源系の電源端子)
  - 11 SIG1端子(第1の電源系の信号端子)
  - 12 GND1端子(第1の電源系のグランド端子)
  - 13 VCC2端子(第2の電源系の電源端子)
  - 14 SIG2端子(第2の電源系の信号端子)
  - 15 GND2端子(第2の電源系のグランド端子)
  - 20乃至29 ボンディングワイヤ
  - 30 VCC1パッド(第1の電源系の電源ボンディングパッド)
  - 31 SIG1パッド(第1の電源系の信号ボンディングパッド)
  - 32 GND1パッド(第1の電源系のグランドボンディングパッド)
  - 33 VCC2パッド(第2の電源系の電源ボンディングパッド)
  - 34 SIG2パッド(第2の電源系の信号ボンディングパッド)
  - 35 GND2バッド(第2の電源系のグランドボンディングバッド)
  - 36 VCC1ESD保護バッド(第1の電源系のESD保護ボンディングバッド)
  - 37 GND1ESD保護パッド (第1の電源系のESD保護ボンディングパッド)
  - 38 VCC2ESD保護パッド(第2の電源系のESD保護ボンディングパッド)
  - 39 GND2ESD保護パッド (第2の電源系のESD保護ボンディングパッド)
  - 40a 第1実施形態の電源用ESD保護素子部
  - 40b 第2実施形態の電源用ESD保護素子部
  - 41 a 第1実施形態の第1の電源系の信号用ESD保護素子部
  - 4 2 a 第 1 実施形態の第 2 の電源系の信号用 E S D 保護素子部
  - 4 1 b 第 2 実施形態の第 1 の電源系の信号用ESD保護素子部
  - 4 2 b 第 2 実施形態の第 2 の電源系の信号用ESD保護素子部
  - 43 第1の電源系の入出力回路
  - 44 第2の電源系の入出力回路
  - 45 第1の電源系の内部回路
  - 46 第2の電源系の内部回路


1



1







【書類名】要約書

【要約】

【課題】 1つの電源系の信号端子について他の電源系の電源(グランド)端子を基準としたESD破壊対策を実現しつつ、それによるチップサイズの増大を抑制できる半導体装置の提供。

【解決手段】 この半導体装置1は、第1と第2の電源系において、電源端子10、13 又はグランド端子12、15の少なくともいずれかにボンディングワイヤ26乃至29によって接続され、半導体基板上で互いに接続されるそれぞれのESD保護ボンディングバッド36乃至39と、第1と第2の電源系において、信号ボンディングバッド31、34とESD保護ボンディングバッド36乃至39とに接続され、入出力回路43、44を保護するそれぞれの信号用ESD保護素子部41a、42aと、いずれかのESD保護ボンディングバッドに接続される電源用ESD保護素子部40aと、を備えてなる。

【選択図】 図1

# 出願人履歴

0000116002419900822

京都府京都市右京区西院溝崎町21番地 ローム株式会社